

N32G003x5

数据手册

N32G003系列采用 32 bit ARM Cortex-M0内核，最高工作主频48MHz，集成多达29.5KB Flash，3KB SRAM，1x12bit 1Msps ADC，1xCOMP，2xUART、1xI2C、1xSPI

关键特性

- 内核 CPU
 - 32 位 ARM Cortex-M0 内核，单周期硬件乘法指令
 - 最高主频 48MHz

- 加密存储器
 - 高达 29.5KByte 片内 Flash，支持加密存储，10 万次擦写次数，10 年数据保持
 - 3KByte 片内 SRAM

- 低功耗管理
 - Run 模式：所有外设可配置
 - Stop 模式：TIM6、IWDG 可配置工作，SRAM 数据保持，所有 IO 状态保持
 - Power Down 模式：所有电源关闭，支持 NRST、PA1_WKUP0、PA2_WKUP 唤醒

- 时钟
 - HSI：内部高速 RC OSC 48MHz/40MHz（可选）
 - LSI：内部低速 RC OSC 32KHz
 - 支持 1 路时钟输出，可配置为 HSI 或 LSI 分频后输出

- 复位
 - 支持上电/掉电/外部引脚复位
 - 支持可编程的低电压检测复位
 - 支持看门狗复位

- 通信接口
 - 2 个 UART 接口，支持异步模式、多处理器通信模式、单线半双工模式
 - 1 个 SPI 接口，速率高达 12MHz
 - 1 个 I2C 接口，速率高达 1MHz，主从模式可配

- 模拟接口
 - 1 个 12bits 1Msps 高速 ADC，多达 9 个外部单端输入通道，1 个内部通道连接到 1.2V 基准
 - 1 个高速模拟比较器，正端输入支持四档可调压差 0mV/ 100mV/ 200mV/ 300mV

- 最多支持 18 个支持复用功能的 GPIOs.

- 1 个蜂鸣器，支持互补输出

- 定时计数器
 - 1 个 16bit 高级定时计数器，支持输入捕获，输出比较功能；每个定时器有 4 个独立的通道，其中 3 个通道支持 6 路互补 PWM 输出

- 1 个 16bit 通用定时计数器，每个定时器有 2 个独立通道，支持输入捕获/输出比较/PWM 输出
- 1 个 16bit 基本定时计数器，支持 STOP 唤醒低功耗模式
- 1x 24bit SysTick
- 1x 12bit 独立看门狗(IWDG)

- 编程方式

- 支持 SWD 在线调试接口

- 安全特性

- Flash 存储加密
 - CRC16 运算
 - 支持多种读保护 (RDP) 等级 (L0/L1/L2)

- 96 位 UID 及 128 位 UCID

- 工作条件

- 工作电压范围: 1.8V~5.5V
 - 工作温度范围: -40°C~105°C
 - ESD: $\pm 4\text{KV}$ (HBM 模型), $\pm 1\text{KV}$ (CDM 模型)

- 封装

- QFN20(3mm x 3mm)
 - TSSOP20(6.5mm x 4.4mm)

- 订购型号

系列	型号
N32G003x5	N32G003F5S7、N32G003F5Q7

目 录

关键特性.....	1
目录.....	1
1 产品简介.....	5
1.1 命名规则	5
1.2 器件一览	7
2 功能简介.....	8
2.1 处理器内核.....	8
2.2 存储器	8
2.2.1 嵌入式闪存存储器.....	8
2.2.2 嵌入式SRAM.....	8
2.2.3 嵌套的向量式中断控制器(NVIC).....	8
2.3 扩展中断/事件控制器(EXTI)	9
2.4 时钟系统	9
2.5 启动模式	10
2.6 供电方案	10
2.7 可编程电压监测器	10
2.8 低功耗模式.....	11
2.9 定时器和看门狗.....	11
2.9.1 基本定时器(TIM6).....	11
2.9.2 通用定时器(TIM3).....	12
2.9.3 高级定时器(TIM1).....	12
2.9.4 系统时基定时器(Systick).....	13
2.9.5 看门狗定时器(WDG).....	13
2.10 I ² C总线接口	13
2.11 通用异步收发器(UART)	14
2.12 串行外设接口(SPI).....	15
2.13 通用输入输出接口(GPIO)	15
2.14 模拟/数字转换器(ADC)	16
2.15 模拟比较器(COMP)	16
2.16 蜂鸣器(BEEPER)	17
2.17 循环冗余校验计算单元(CRC)	17
2.18 唯一设备序列号(UID).....	17
2.19 串行SWD调试口(SWD).....	17
3 引脚定义和描述.....	18
3.1 封装示意图.....	18
3.1.1 QFN20.....	18
3.1.2 TSSOP20	18
3.2 引脚复用定义.....	20
4 电气特性.....	23
4.1 测试条件	23
4.1.1 最小和最大数值.....	23
4.1.2 典型数值	23
4.1.3 典型曲线	23
4.1.4 负载电容	23
4.1.5 引脚输入电压.....	23

4.1.6 供电方案	24
4.1.7 电流消耗测量	25
4.2 绝对最大额定值	25
4.3 工作条件	26
4.3.1 通用工作条件	26
4.3.2 上电和掉电时的工作条件	26
4.3.3 内嵌复位和电源控制模块特性	26
4.3.4 内置的参考电压	28
4.3.5 供电电流特性	28
4.3.6 内部时钟源特性	30
4.3.7 从低功耗模式的唤醒时间	30
4.3.8 FLASH存储器特性	31
4.3.9 绝对最大值(电气敏感性)	31
4.3.10 I/O端口特性	32
4.3.11 NRST引脚特性	34
4.3.12 TIM定时器特性	35
4.3.13 IWDG特性	35
4.3.14 I2C接口特性	36
4.3.15 SPI接口特性	37
4.3.16 12位模数转换器(ADC)电气参数	40
4.3.17 比较器(COMP)电气参数	41
5 封装尺寸	42
5.1 QFN20	42
5.2 TSSOP20	43
5.3 丝印说明	44
6 版本历史	45
7 声明	46

表目录

表 1-1 N32G003系列资源配置.....	7
表 2-1 定时器功能比较.....	11
表 3-1 管脚定义.....	20
表 4-1 电压特性.....	25
表 4-2 电流特性.....	25
表 4-3 温度特性.....	25
表 4-4 通用工作条件.....	26
表 4-5 上电和掉电时的工作条件.....	26
表 4-6 内嵌复位和电源控制模块特性.....	26
表 4-7 内置的参照电压.....	28
表 4-8 运行模式下的典型电流消耗，数据处理代码从内部闪存中运行.....	28
表 4-9 运行模式下的典型电流消耗，数据处理代码从内部闪存中运行.....	29
表 4-10 停止和掉电模式下的典型消耗.....	29
表 4-11 HSI振荡器特性 ⁽¹⁾⁽²⁾	30
表 4-12 LSI振荡器特性 ⁽¹⁾	30
表 4-13 低功耗模式的唤醒时间	30
表 4-14 闪存存储器特性.....	31
表 4-15 闪存存储器寿命和数据保存期限	31
表 4-16 ESD绝对最大值	31
表 4-17 电气敏感性	32
表 4-18 I/O静态特性	32
表 4-19 输入输出交流特性	32
表 4-20 NRST引脚特性.....	34
表 4-21 TIMX ⁽¹⁾ 特性.....	35
表 4-22 IWDG 最大和最小计数复位时间 (LSI = 32KHZ).....	35
表 4-23 I ² C接口特性	36
表 4-24 SPI特性	37
表 4-25 ADC特性	40
表 4-26 ADC精度 – 局限的测试条件 ⁽¹⁾	40
表 4-27 COMP特性	41

图目录

图 1-1 N32G003系列框图	5
图 1-2 N32G003系列订货代码信息图示	6
图 2-1 存储器映射图.....	8
图 2-2 时钟树	10
图 3-1 N32G003系列QFN20引脚分布	18
图 3-2 N32G003系列TSSOP20引脚分布	19
图 4-1 引脚的负载条件.....	23
图 4-2 引脚输入电压.....	24
图 4-3 供电方案	24
图 4-4 电流消耗测量方案	25
图 4-5 输入输出交流特性定义	34
图 4-6 建议的NRST引脚保护	35
图 4-7 I ² C总线交流波形和测量电路 ⁽¹⁾	37
图 4-8 SPI时序图 – 从模式和CPHA=0	38
图 4-9 SPI时序图 – 从模式和CPHA=1 ⁽¹⁾	39
图 4-10 SPI时序图 – 主模式 ⁽¹⁾	39
图 4-11 使用ADC典型的连接图	41
图 5-1 QFN20封装尺寸.....	42
图 5-2 TSOP20封装尺寸	43
图 5-3 丝印说明图	44


1 产品简介

N32G003 系列微控制器产品采用 32 位 ARM Cortex[®]-M0 内核，最高工作主频 48MHz，集成高达 29.5KB 加密存储 Flash，最大 3KB SRAM；内置一个高速 AHB 总线，一个低速外设总线 APB 及总线矩阵，最多支持 18 个通用 I/O，提供丰富的高性能模拟接口，包括 1 个 12 位 1Msps ADC，最多支持 9 个外部输入通道，1 个高速比较器，同时提供多种数字通信接口，包括 2 个 UART、1 个 I2C、1 个 SPI。

N32G003 系列产品可稳定工作于 -40 ℃ 至 +105 ℃ 的温度范围，供电电压 1.8V 至 5.5V，提供多种功耗模式供用户选择，符合低功耗应用的要求。该系列产品提供 20 脚的不同封装形式。


N32G003 系列微控制器适合于小功率电子烟、安防、智能家居、电机控制、电源管理系统等多种应用场景，图 1-1 给出了该系列产品的总线框图。

图 1-1 N32G003 系列框图



1.1 命名规则

图 1-2 N32G003 系列订货代码信息图示



1.2 器件一览

表 1-1 N32G003 系列资源配置

器件型号		N32G003F5Q7	N32G003F5S7
Flash 容量 (KB)		29.5	29.5
SRAM 容量 (KB)		3	3
CPU 频率			ARM Cortex-M0 @48MHz
工作环境		1.8~5.5V/-40~105°C	
定时器	通用	1	1
	高级	1	1
	基本	1	1
通讯接口	SPI	1	1
	I2C	1	1
	UART	2	2
GPIO		18	
12bit ADC		1x12bit	1x12bit
Number of channels		9Channel	9Channel
COMP		1	1
Beeper		1	1
算法支持		CRC16	CRC16
安全保护		读保护 (RDP)、存储加密	
封装		QFN20	TSSOP20

2 功能简介


2.1 处理器内核

N32G003系列集成了最新一代嵌入式ARM Cortex®-M0处理器

2.2 存储器

N32G003系列器件包含嵌入式加密闪存（Flash）存储器、嵌入式SRAM，下图 2-1为存储器地址映射图。

图 2-1 存储器映射图



2.2.1 嵌入式闪存存储器

片内集成 29.5K 字节嵌入式闪存（FLASH），用于存放程序和数据，页面大小 512byte，支持页擦除、字写、字读、半字读、字节读操作。

支持存储加密保护，写入自动加密、读出自动解密（包括程序执行操作）。

2.2.2 嵌入式 SRAM

片内集成多达 3K 字节的内置 SRAM，同时在 STOP 低功耗模式下可以保持数据。

2.2.3 嵌套的向量式中断控制器(NVIC)

嵌套向量中断控制器（NVIC）和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断。嵌套向量中断控制器管理着包括内核异常等中断。

- 16 个可屏蔽中断通道（不包含 16 个 Cortex®-M0 的中断线）；
- 4 个可编程的优先等级（使用了 2 位中断优先级）；
- 低延迟的异常和中断处理；
- 电源管理控制；
- 系统控制寄存器的实现；

该模块以最小的中断延迟提供灵活的中断管理功能。

2.3 扩展中断/事件控制器(EXTI)

扩展中断/事件控制器包含 20 个产生中断/事件触发的边沿检测电路。每条输入线可以独立地配置为事件或中断，以及上升沿、下降沿或者双边沿 3 种触发类型，也可以独立地被屏蔽。挂起寄存器保持着状态线的中断请求，可通过在挂起寄存器的对应位写‘1’，清除中断请求。

2.4 时钟系统


器件提供多种时钟供用户选择，包括内部高速 RC 振荡器 HSI（48MHz 或 40MHz），内部低速时钟 LSI（32KHz）。

HSI 振荡器时钟源用来驱动系统时钟(SYSCLK)。

32KHz低速内部RC作为二级时钟源，可通过程序选择驱动独立看门狗（IWDG）、TIM6（用于唤醒STOP模式）。

多个预分频器可用于配置 AHB、APB 的频率。AHB 和 APB 的最大频率为 48MHz。。图 2-2 为时钟树框图。

图 2-2 时钟树



2.5 启动模式

从程序存存储器（FLASH Memory）0x08000000 启动，代码最大 3KB：0x08000000 ~ 0x08000BFF。

2.6 供电方案

- VDD 区域：**电压输入范围为 1.8V~5.5V，主要为 Main Regulator, IO 及时钟复位系统提供电源输入。
- VDDD 区域：**电压调节器为 CPU, AHB, APB, SRAM, FLASH 及大部分数字外设接口供电。

PWR 作为整个器件的电源控制模块，主要功能是控制 N32G003 进入不同的电源模式以及可以被其他事件或者中断唤醒。N32G003 支持 RUN、STOP 和 PD 模式。

2.7 可编程电压监测器

内部集成了上电复位(POR)和掉电复位(PDR)电路，这部分电路始终处于工作状态，保证系统在供电超过 1.8V 时工作；当 VDD 低于设定的阈值($V_{POR/PDR}$)时，置器件于复位状态，而不必使用外部复位电路。器件中还有

一个可编程电压监测器(PVD)，它监视 V_{DD} 供电并与阀值 V_{PVD} 比较，当 V_{DD} 低于或高于阀值 V_{PVD} 时将产生中断，中断处理程序可以发出警告信息。PWD 功能需要通过程序开启。关于 $V_{POR/PDR}$ 和 V_{PVD} 的值参考表 4-6。

2.8 低功耗模式

N32G003 在系统复位或电源打开复位后处于运行模式。当 CPU 不需要运行时（例如在等待外部事件时），可以使用几种低功耗模式来节省功耗。由用户选择在低功耗、短启动时间和可用的唤醒源之间选择最佳低功耗模式。

N32G003 两种低功耗模式特征：

- STOP 模式（大部分时钟被关闭，电压调节器仍运行在低功耗模式）
- PD 模式（VDDD 掉电模式，VDD 保持，2 个 WAKEUP IO 唤醒）
- 此外，运行模式下的功耗可以通过以下方法之一来降低：
 - ◆ 降低系统时钟
 - ◆ 关闭 APB 和 AHB 总线上未被使用的外设时钟
 - ◆ RUN 模式下可选配置 PWR_CTRL4.STBFLH，让 FLASH 进入深度待机模式

2.9 定时器和看门狗

N32G003 支持最多 1 个高级控制定时器、1 个通用定时器、1 个基本定时器，以及 1 个看门狗定时器和 1 个系统滴答定时器。

下表比较了高级控制定时器、通用定时器、基本定时器和低功耗定时器的功能：

表 2-1 定时器功能比较

定时器	计数器分辨率	计数器类型	预分频系数	捕获/比较通道	互补输出
TIM1	16位	向上， 向下， 向上/下	1~65536之间的任意整数	4	有
TIM3	16位	向上， 向下， 向上/下	1~65536之间的任意整数	2	没有
TIM6	16位	向上	1~65536之间的任意整数	0	没有

2.9.1 基本定时器(TIM6)

基本定时器包含一个 16 位计数器

基本定时器的主要功能如下：

- 16 位自动重载向上计数器
- 16 位可编程预分频器（分频系数可配置为 1 到 65536 之间的任意值）
- 产生中断的事件如下：
 - ◆ 更新事件
- 支持 STOP 模式唤醒：时钟源配置为 LSI 时，可通过更新中断（联接到 EXTI19）唤醒 STOP 模式

2.9.2 通用定时器(TIM3)

通用定时器 (TIM3) 主要用于以下场合：对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

通用定时器的主要功能包括：

- 16 位自动装载计数器（可实现向上计数、向下计数、向上/下计数）
- 16 位可编程预分频器（分频系数可配置为 1 到 65536 之间的任意值）
- TIM3 最多支持 2 个通道
- 通道工作模式：PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断：
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
- 可通过外部信号控制定时器
- 多个定时器从内部连接在一起，以实现定时器同步或链接
- 支持捕获内部比较器输出信号

2.9.3 高级定时器(TIM1)

高级控制定时器 (TIM1) 主要用于以下场合：对输入信号进行计数、测量输入信号的脉冲宽度和产生输出波形等。

高级定时器具有互补输出功能、死区插入和刹车功能。适用于电机控制。

高级定时器的主要功能包括：

- 16 位自动装载计数器。（可实现向上计数、向下计数、向上/下计数）。
- 16 位可编程预分频器。（分频系数可配置为 1 到 65536 之间的任意值）
- 可编程重复计数器
- TIM1 最多 5 个通道
- 4 个捕获/比较通道，工作模式为：PWM 输出、输出比较、单脉冲模式输出、输入捕获
- 如下事件发生时产生中断：
 - ◆ 更新事件
 - ◆ 触发事件
 - ◆ 输入捕获
 - ◆ 输出比较
 - ◆ 刹车信号输入
- 死区时间可编程的互补输出
 - 对于 TIM1，通道 1、2、3 支持此功能
- 可通过外部信号控制定时器
- 多个定时器从内部连接在一起，以实现定时器同步或链接

- TIM1_CC5 用于比较器消隐

2.9.4 系统时基定时器(Systick)

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。

它具有下述特性：

- ◆ 24 位的递减计数器
- ◆ 自动重加载功能
- ◆ 当计数器为 0 时能产生一个可屏蔽系统中断
- ◆ 可编程时钟源

2.9.5 看门狗定时器(WDG)

支持一个独立看门狗(IWDG)，提供了更高的安全性、时间的精确性。

独立看门狗 (IWDG)

独立看门狗是基于一个 12 位的递减计数器和一个 3 位的预分频器，由独立的低速 RC 振荡器驱动，即使主时钟发生故障它也仍然有效，可工作在 STOP 模式。IWDG 一旦被激活，如果不在设定的时间内喂狗（清除看门狗计数器），则在计数器计数至 0x000 时产生复位，它可以用于在应用程序发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。复位和低功耗唤醒可配。

2.10 I²C 总线接口

1 个独立的 I²C 总线接口，它提供多主机功能，控制所有 I²C 总线特定的时序、协议、仲裁和定时。支持多种通信速率模式(最高支持 1MHz)。 I²C 模块有多种用途，包括 CRC 码的生成和校验。

I²C 接口的主要功能描述如下：

- ◆ 该模块既可做主设备也可做从设备；
- ◆ I²C 主设备功能：
 - 产生时钟；
 - 产生起始和停止信号；
- ◆ I²C 从设备功能：
 - 可编程的地址检测；
 - I²C 接口支持 7 位或 10 位寻址，7 位从模式时支持双从地址响应能力；
 - 停止位检测；
- ◆ 产生和检测 7 位/10 位地址和广播呼叫；
- ◆ 支持不同的通讯速度：
 - 标准速度(高达 100 kHz)；
 - 快速(高达 400 kHz)；
 - 快速+ (高达 1MHz)；
- ◆ 状态标志：
 - 发送器/接收器模式标志；
 - 字节传输结束标志；

- I2C 总线忙标志;
- ◆ 错误标志:
 - 主模式时的仲裁丢失;
 - 地址/数据传输后的应答(ACK)错误;
 - 检测到错位的起始或停止条件;
 - 禁止拉长时钟功能时的上溢或下溢;
- ◆ 支持中断向量: 事件中断和错误中断
- ◆ 可选的拉长时钟功能
- ◆ 可配置的 PEC(信息包错误检测)的产生或校验
 - 发送模式中 PEC 值可以作为最后一个字节传输
 - 用于最后一个接收字节的 PEC 错误校验

2.11 通用异步收发器(UART)

N32G003 系列产品中，集成了 2 个通用异步收发器(UART1、UART2)。

UART1 和 UART2 接口支持异步通信模式，多处理器通信模式，单线半双工通信模式。

UART 主要特性如下：

- 支持全双工异步通信
- 支持 NRZ 标准格式
- 支持单线半双工通信
- 波特率可配置
- 支持 8-bit 或 9-bit 数据帧
- 支持 1-bit 或 2-bit 停止位
- 支持硬件生成校验位及校验位检查
- 支持多处理器通信：如果地址不匹配，则进入静默模式，可通过空闲总线检测或地址标识唤醒
- 支持多帧错误检测：数据溢出错误、帧错误、噪声错误、检验错误
- 8 个中断请求：
 - ✧ 发送数据寄存器空
 - ✧ 发送完成
 - ✧ 接收数据寄存器满
 - ✧ 总线空闲
 - ✧ 数据溢出
 - ✧ 帧错误
 - ✧ 噪声错误
 - ✧ 校验错误

模式配置：

UART modes	UART1	USART2
异步模式	支持	支持
多处理器通讯	支持	支持
半双工(单线模式)	支持	支持

2.12 串行外设接口(SPI)

支持1个SPI接口。SPI允许芯片与外部设备以半/全双工、同步、串行方式通信。此接口可以被配置成主模式，并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。它可用于多种用途，包括使用一条双向数据线的双线单工同步传输。

SPI接口的主要功能如下：

- 全双工和单工同步模式
- 支持主模式、从模式和多主模式
- 支持8-bit或16-bit数据帧格式
- 数据位顺序可编程
- 硬件或软件片选管理
- 时钟极性和时钟相位可配置

2.13 通用输入输出接口(GPIO)

支持18个GPIO，分为2组（GPIOA/GPIOB），GPIOA有16个引脚，GPIOB有2个引脚。每个GPIO引脚都可以通过软件配置为输出（推挽或开漏）、输入（带或不带上拉或下拉）或复用的外设功能端口（输出/输入），大多数GPIO引脚与数字或模拟复用外设共享，一些I/O引脚也与时钟引脚复用。除具有模拟输入功能的端口外，所有GPIO引脚都具有通过大电流的能力。

GPIO端口具有以下特征：

- 每个GPIO口都可以通过软件配置成以下模式：
 - ◆ 输入浮空
 - ◆ 输入上拉
 - ◆ 输入下拉
 - ◆ 模拟功能
 - ◆ 开漏输出，上拉/下拉可配置
 - ◆ 推挽输出，上拉/下拉可配置
 - ◆ 推挽复用功能，上拉/下拉可配置
 - ◆ 开漏复用功能，上拉/下拉可配置
- 单独的位设置或位清除功能
- 所有I/O支持外部中断功能
- 所有I/O支持低功耗模式唤醒，上升沿或下降沿触发可配置
 - ◆ 18条EXTI线可用于STOP模式唤醒，所有I/O可复用为EXTI
 - ◆ NRST(PA0)/PA1/PA2三个唤醒I/O可用于PD模式唤醒，I/O滤波时间最大为1us
- 支持软件重新映射I/O复用功能

- 支持 GPIO 锁定机制，复位锁定状态清除

每个 I/O 端口位都可以任意编程，但 I/O 端口寄存器必须以 32 位字访问（16 位半字或 8 位字节模式是不允许的）。

2.14 模拟/数字转换器(ADC)

12 位 ADC 是使用逐次逼近的高速模数转换器。它有 10 个通道，可测量 9 个外部和 1 个内部信号源。各个通道的 A/D 转换通道可以在单次、连续、扫描模式下执行。ADC 转换值存储（左对齐/右对齐）在 16 位数据寄存器中。可以通过模拟看门狗检测输入电压是否在用户定义的高/低阈值内，并且 ADC 的输入时钟的最大频率为 24MHz。

ADC 主要特性描述如下：

- 支持 1 个 ADC，支持单端输入，最多可测量 9 个外部和 1 个内部源。
- 支持 12 位分辨率，最高采样速率 1MSPS。
- ADC 时钟源分为工作时钟源、采样时钟源和计时时钟源。
 - ◆ HSI 作为 ADC_CLK 工作时钟源，最高到 48M。
 - ◆ HSI 作为 ADC_1MCLK 计时时钟源，用于内部计时功能，频率必须配置成 1MHz。
- 支持定时器触发采样。
- 当转换完成或者模拟看门狗事件可触发中断
- 支持 2 种转换模式
 - ◆ 单次转换
 - ◆ 连续转换
- 扫描模式最大支持任意 5 个通道，每个通道有一个独立的结果数据寄存器 buffer
- 所有通道采样间隔可以统一编程
- 可以外部触发规则转换。
- ADC 的工作电压在 2.4V 到 5.5V 之间。
- ADC 支持转换的电压在 0 和 VDD 之间

2.15 模拟比较器(COMP)

内嵌 1 个比较器，可以用作单独的设备（比较器所有端口引到 I/O 上），也可以和定时器组合使用，在电机控制场合可以与来自定时器的 PWM 输出配合形成逐周期电流控制。

比较器主要功能如下：

- ◆ 工作电压 2.4~5.5V
- ◆ 一个带减法的比较器，支持正端口输入电压（500mV~VDD-200mV）减去参考电压（300/200/100mV）
- ◆ 支持滤波时钟
- ◆ 输出极性可配置高、低
- ◆ 迟滞配置可配置无、低、中、高
- ◆ 比较结果可输出到 I/O 端口或触发定时器，用于捕获事件、OCREF_CLR 事件、刹车事件、产生中断
- ◆ 输入通道可复选 I/O 端口
- ◆ 可配只读或读写，在锁定的情况下需要复位才能解锁

- ◆ 支持消隐（Blanking），可配置产生 Blanking 的消隐源
- ◆ 可配置滤波窗口大小
- ◆ 可配置滤波阈值大小
- ◆ 可配置用于滤波的采样频率

2.16 蜂鸣器(BEEPER)

BEEPER 模块支持互补输出，可以产生周期信号来驱动外部无源蜂鸣器。用于产生提示音或者报警发声。

2.17 循环冗余校验计算单元(CRC)

集成 CRC16 功能，循环冗余校验(CRC)计算单元是根据固定的生成多项式得到任一 CRC 计算结果。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。

CRC 的主要特性如下：

- ◆ CRC16：支持多项式 $X^{16}+X^{15}+X^2+X^0$
- ◆ CRC16 计算时间：1 个 AHB 时钟周期 (HCLK)
- ◆ 循环冗余计算初始值可配置

2.18 唯一设备序列号(UID)

N32G003 系列产品内置两个不同长度的唯一设备序列号，分别为 96 位的 UID(Unique device ID)和 128 位的 UCID(Unique Customer ID)，这两个设备序列号存放在闪存存储器的系统配置块中，它们所包含的信息在出厂时编写，并保证对 N32G003 系列任意一个微控制器在任何情况下都是唯一的，用户应用程序或外部设备可以通过 CPU 或 SWD 接口读取，不可被修改。

UID 为 96 位，通常用来做为序列号或作为密码，在编写闪存时，将此唯一标识与软件加解密算法相结合，进一步提高代码在闪存存储器内的安全性。

UCID 为 128 位，遵守国民技术芯片序列号定义，它包含芯片生产及版本相关信息。

2.19 串行 SWD 调试口(SWD)


内嵌 ARM 的 SWD 接口。

3 引脚定义和描述

3.1 封装示意图


3.1.1 QFN20

图 3-1 N32G003 系列 QFN20 引脚分布



3.1.2 TSSOP20

图 3-2 N32G003 系列 TSSOP20 引脚分布



3.2 引脚复用定义

表 3-1 管脚定义

		Pin name(after reset)	Type ⁽¹⁾	Alternate functions(4)	
TSSOP20	QFN20			Digital	Analog
1	18	PA14	I/O	TIM1_CH2 TIM3_CH1 TIM3_CH2 TIM1_CH4 TIM1_ETR UART1_TX SPI_SCK BEEP	AIN6
2	19	PB0	I/O	UART1_TX SPI_MISO TIM1_CH1 BEEPN EVENT_OUT	AIN7 COMP_INP
3	20	PB1	I/O	UART1_RX SPI_MOSI TIM1_CH4 TIM3_ETR EVENT_OUT	AIN8 COMP_INM
4	1	RESET/PA0 ⁽³⁾	I/O	PA0/RESET	-
5	2	PA1	I/O	UART2_RX I2C_SDA TIM1_CH3 TIM3_CH1 TIM1_BKIN WKUP0	AIN0
6	3	PA2	I/O	UART1_TX UART2_TX I2C_SCL TIM1_CH3N TIM3_CH2 WKUP1	AIN1
7	4	VSS	S	VSS	-

8	5	PA8 ⁽³⁾ (SWDIO)	I/O	SWDIO UART2_TX I2C_SDA SPI_NSS TIM1_CH4 COMP_OUT	-
9	6	VDD	S	VDD	-
10	7	PA3	I/O	UART1_RX SPI_NSS TIM1_CH3N TIM3_CH1 TIM3_CH2 TIM1_CH4	-
11	8	PA5	I/O	I2C_SDA TIM1_BKIN TIM1_CH1N	AIN2 COMP_INP
12	9	PA4	I/O	I2C_SCL TIM1_CH3N EVENT_OUT	COMP_INM
13	10	PA11	I/O	TIM1_CH1 TIM1_CH1N TIM1_CH3 TIM3_CH1 TIM3_CH2 TIM1_CH4	-
14	11	PA13	I/O	MCO TIM1_CH1N TIM1_CH2N TIM1_CH4 TIM3_CH1 TIM3_CH2	AIN5
15	12	PA15	I/O	SPI_SCK TIM1_CH2 TIM1_ETR TIM3_CH1 TIM3_CH2 TIM1_CH4	-

16	13	PA6	I/O	SPI_MOSI TIM1_CH1 TIM1_CH2N TIM3_CH1 TIM3_CH2 TIM1_CH4 TIM3_ETR	-	
17	14	PA7	I/O	SPI_MISO TIM1_CH2 TIM1_CH3 TIM3_CH1 TIM3_CH2 TIM1_CH4 UART2_RX	-	
18	15	PA9 ⁽³⁾ (SWCLK)	I/O	SWCLK UART2_TX I2C_SCL TIM1_BKIN TIM3_ETR	-	
19	16	PA10	I/O	TIM1_CH3 TIM1_CH3N TIM3_CH1 TIM3_CH2 TIM1_CH4	AIN3	
20	17	PA12	I/O	TIM1_CH2 TIM1_CH2N TIM3_CH1 TIM3_CH2 TIM1_CH4 UART1_RX	AIN4	

1. $I = \text{输入}, O = \text{输出}, S = \text{电源}, HiZ = \text{高阻}$

2. TC : 标准5V I/O, RST : 带嵌入式弱上拉电阻的双向复位引脚

3. 复位期间和刚复位后, 复用功能未开启, I/O端口被配置成模拟输入模式 ($PMODEEx[1:0]=2'b11$)。但有以下几个例外的信号:

- PA0通过选项字节配置为普通GPIO或NRST引脚
- 复位后, 调试系统相关的引脚默认状态时启动SWD, SWD引脚被置于输入上拉或下拉模式:
 - PA9: SWCLK置于输入下拉模式
 - PA8: SWDIO置于输入上拉模式

4 电气特性

4.1 测试条件

除非特别说明，所有电压的都以 V_{SS} 为基准。

4.1.1 最小和最大数值

除非特别说明，在生产线上通过对 100% 的产品在环境温度 $T_A=25^\circ\text{C}$ 下执行的测试，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过特征测试、设计仿真和/或工艺特性得到的数据，不会在生产线上进行测试；在特征测试的基础上，最小和最大值是通过样本测试后，取其平均值再加减三倍的标准分布(平均 $\pm 3\sigma$)得到。

4.1.2 典型数值

除非特别说明，典型数据是基于 $T_A=25^\circ\text{C}$ 和 $V_{DD}=3.3\text{V}$ ($1.8\text{V} \leq V_{DD} \leq 5.5\text{V}$ 电压范围)。这些数据仅用于设计指导而未经测试。


4.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

4.1.4 负载电容

测量引脚参数时的负载条件示于图 4-1 中。


图 4-1 引脚的负载条件



4.1.5 引脚输入电压


引脚上输入电压的测量方式示于图 4-2 中。

图 4-2 引脚输入电压



4.1.6 供电方案

图 4-3 供电方案




1. n 为 V_{DD} 个数。

注意：电容连接方式请参考硬件设计指南

4.1.7 电流消耗测量

图 4-4 电流消耗测量方案



4.2 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表(表 4-1、表 4-2、表 4-3)中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 4-1 电压特性

符号	描述	最小值	最大值	单位
V _{DD} - V _{SS}	外部主供电电压(V _{DD}) ⁽¹⁾	-0.3	5.5	V
V _{IN}	任意I/O和控制引脚上的输入电压	V _{SS} -0.3	V _{DD} + 0.3	
ΔV _{DDx}	不同供电引脚之间的电压差	-	50	mV
V _{SSx} - V _{SS}	不同接地引脚之间的电压差	-	50	
V _{ESD(HBM)}	ESD静电放电电压(人体模型)	参见第4.3.9节		

- 所有的电源(V_{DD})和地(V_{SS})引脚必须始终连接到外部允许范围内的供电系统上。

表 4-2 电流特性

符号	描述	最大值 ⁽¹⁾	单位
I _{VDD}	经过V _{DD} 电源线的总电流(供应电流) ⁽¹⁾	200	mA
I _{VSS}	经过V _{SS} 地线的总电流(流出电流) ⁽¹⁾	200	
I _{IO}	任意I/O和控制引脚上的输出灌电流	16	
	任意I/O和控制引脚上的输出电流	-16	
I _{INJ(PIN)} ⁽²⁾⁽³⁾	NRST引脚的注入电流	0/-5	
	其他引脚的注入电流 ⁽⁴⁾	+/-5	
ΣI _{INJ(PIN)} ⁽²⁾	所有I/O和控制引脚上的总注入电流 ⁽⁴⁾	+/-16	

- 所有的电源(V_{DD})和地(V_{SS})引脚必须始终连接到外部允许范围内的供电系统上。
- I_{INJ(PIN)}绝对不可以超过它的极限，即保证V_{IN}不超过其最大值。如果不能保证V_{IN}不超过其最大值，也要保证在外部限制I_{INJ(PIN)}不超过其最大值。当V_{IN}>V_{DD}时，有一个正向注入电流；当V_{IN}<V_{SS}时，有一个反向注入电流。
- 反向注入电流会干扰器件的模拟性能。参看第4.3.16节。
- 当几个I/O口同时有注入电流时，ΣI_{INJ(PIN)}的最大值为正向注入电流与反向注入电流的即时绝对值之和。

表 4-3 温度特性

符号	描述	数值	单位
T _{STG}	储存温度范围	-40 ~ + 150	°C
T _J	最大结温度	125	°C

4.3 工作条件

4.3.1 通用工作条件

表 4-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	-	0	48	MHz
f _{PCLK}	内部APB时钟频率	-	0	48	
V _{DD}	标准工作电压	-	1.8	5.5	V
	使用ADC时模拟部分工作电压	-	2.4	5.5	V
	使用COMP时模拟部分工作电压	-	2.4	5.5	V
V _{IN}	功能引脚上的输入电压	-	-40	105	°C
T _A	环境温度	后缀版本7	-40	105	°C
T _J	结温度范围	后缀版本7	-40	125	°C

4.3.2 上电和掉电时的工作条件

下表中给出的参数是依据表 4-4列出的环境温度下测试得出。

表 4-5 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	从0到V _{DD}	20	∞	μs/V
	V _{DD} 下降速率	从V _{DD} 到0	50	∞	μs/V

4.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表 4-4列出的环境温度下和V_{DD}供电电压下测试得出。

表 4-6 内嵌复位和电源控制模块特性

符号	参数	条件	Min	Typ	Max	单位
V _{PVD}	Rising	PVD[3:0]=0	1.8	1.88	1.96	V
	Falling	PVD[3:0]=0	1.7	1.78	1.86	
	Rising	PVD[3:0]=1	2	2.08	2.16	
	Falling	PVD[3:0]=1	1.9	1.98	2.06	
	Rising	PVD[3:0]=2	2.2	2.28	2.36	
	Falling	PVD[3:0]=2	2.1	2.18	2.26	
	Rising	PVD[3:0]=3	2.4	2.48	2.56	
	Falling	PVD[3:0]=3	2.3	2.38	2.46	
	Rising	PVD[3:0]=4	2.6	2.68	2.76	
	Falling	PVD[3:0]=4	2.5	2.58	2.66	
	Rising	PVD[3:0]=5	2.8	2.88	2.96	
	Falling	PVD[3:0]=5	2.7	2.78	2.86	
	Rising	PVD[3:0]=6	3	3.08	3.16	
	Falling	PVD[3:0]=6	2.9	2.98	3.06	
	Rising	PVD[3:0]=7	3.2	3.28	3.36	
	Falling	PVD[3:0]=7	3.1	3.18	3.26	

	Rising	PVD[3:0]=8	3.4	3.48	3.56	
	Falling	PVD[3:0]=8	3.3	3.38	3.46	
	Rising	PVD[3:0]=9	3.6	3.68	3.76	
	Falling	PVD[3:0]=9	3.5	3.58	3.66	
	Rising	PVD[3:0]=10	3.8	3.88	3.96	
	Falling	PVD[3:0]=10	3.7	3.78	3.86	
	Rising	PVD[3:0]=11	4	4.08	4.16	
	Falling	PVD[3:0]=11	3.9	3.98	4.06	
	Rising	PVD[3:0]=12	4.2	4.28	4.36	
	Falling	PVD[3:0]=12	4.1	4.18	4.26	
	Rising	PVD[3:0]=13	4.4	4.48	4.56	
	Falling	PVD[3:0]=13	4.3	4.38	4.46	
	Rising	PVD[3:0]=14	4.6	4.68	4.76	
	Falling	PVD[3:0]=14	4.5	4.58	4.66	
	Rising	PVD[3:0]=15	4.8	4.88	4.96	
	Falling	PVD[3:0]=15	4.7	4.78	4.86	
V _{PVDhyst} ⁽¹⁾	PVD迟滞	-	80	100	125	mV
V _{LVR}	Rising	LVR[3:0]=0	1.8	1.88	1.96	V
	Falling	LVR[3:0]=0	1.7	1.78	1.86	
	Rising	LVR[3:0]=1	2	2.08	2.16	
	Falling	LVR[3:0]=1	1.9	1.98	2.06	
	Rising	LVR[3:0]=2	2.2	2.28	2.36	
	Falling	LVR[3:0]=2	2.1	2.18	2.26	
	Rising	LVR[3:0]=3	2.4	2.48	2.56	
	Falling	LVR[3:0]=3	2.3	2.38	2.46	
	Rising	LVR[3:0]=4	2.6	2.68	2.76	
	Falling	LVR[3:0]=4	2.5	2.58	2.66	
	Rising	LVR[3:0]=5	2.8	2.88	2.96	
	Falling	LVR[3:0]=5	2.7	2.78	2.86	
	Rising	LVR[3:0]=6	3	3.08	3.16	
	Falling	LVR[3:0]=6	2.9	2.98	3.06	
	Rising	LVR[3:0]=7	3.2	3.28	3.36	
	Falling	LVR[3:0]=7	3.1	3.18	3.26	
	Rising	LVR[3:0]=8	3.4	3.48	3.56	
	Falling	LVR[3:0]=8	3.3	3.38	3.46	
	Rising	LVR[3:0]=9	3.6	3.68	3.76	
	Falling	LVR[3:0]=9	3.5	3.58	3.66	
	Rising	LVR[3:0]=10	3.8	3.88	3.96	
	Falling	LVR[3:0]=10	3.7	3.78	3.86	
	Rising	LVR[3:0]=11	4	4.08	4.16	
	Falling	LVR[3:0]=11	3.9	3.98	4.06	
	Rising	LVR[3:0]=12	4.2	4.28	4.36	
	Falling	LVR[3:0]=12	4.1	4.18	4.26	

	Rising	LVR[3:0]=13	4.4	4.48	4.56	
	Falling	LVR[3:0]=13	4.3	4.38	4.46	
	Rising	LVR[3:0]=14	4.6	4.68	4.76	
	Falling	LVR[3:0]=14	4.5	4.58	4.66	
	Rising	LVR[3:0]=15	4.8	4.88	4.96	
	Falling	LVR[3:0]=15	4.7	4.78	4.86	
V _{LVRhyst} ⁽¹⁾	LVR迟滞	-	80	100	125	mV
V _{POR/PDR}	VDD上电/下电复位阈值	-	-	1.53	-	V
T _{RTSTTEMP0} ⁽¹⁾	复位持续时间	-	-	150	-	us

1. 由设计保证，不在生产中试。

4.3.4 内置的参考电压

下表中给出的参数是依据表 4-4列出的环境温度下和V_{DD}供电电压下测试得出。

表 4-7 内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	-40°C < T _A < +105°C	1.203	1.21	1.217	V
T _{S_vrefint} ⁽¹⁾	当读出内部参照电压时，ADC的采样时间	PLS[2:0]=001 (上升沿), f _{ADC_CLK} =24M	-	15.8	-	μs

1. 最短的采样时间是通过应用中的多次循环得到。

4.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明，详见图 4-4。

本节中给出的所有运行模式下的电流消耗测量值，都是在执行一套精简的代码。

4.3.5.1 最大电流消耗

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——V_{DD} 或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率(0~18MHz 时为 0 个等待周期，18~36MHz 时为 1 个等待周期，超过 36MHz 时为 2 个等待周期)。
- 指令预取功能开启(提示：这个参数必须在设置时钟和总线分频之前设置)。
- 当开启外设时：f_{PCLK} = f_{HCLK}。

表 4-8、表 4-9 和表 4-10 中给出的参数，是依据表 4-4 列出的环境温度下和 VDD 供电电压下测试得出。

表 4-8 运行模式下的典型电流消耗，数据处理代码从内部闪存中运行

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾		单位
				T _A = 105°C		
I _{DD}	运行模式下的供应电流	内部时钟，使能所有外设	48MHz	4.92	mA	
			40MHz	4.03		
			24MHz	3.0		

			8MHz	2.01	
内部时钟， 关闭所有外设	48MHz	4.0			
	40MHz	3.3			
	24MHz	2.51			
	8MHz	1.8			

1. 由特征测试保证, 不在生产中测试。

4.3.5.2 典型电流消耗

MCU 处于下述条件下:

- 所有的 I/O 引脚都处于输入模式, 并连接到一个静态电平上—V_{DD} 或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态, 除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率(0~18MHz 时为 0 个等待周期, 18~36MHz 时为 1 个等待周期, 超过 36MHz 时为 2 个等待周期)。
- 环境温度和 V_{DD} 供电电压条件列于表 4-4。
- 指令预取功能开启(提示: 这个参数必须在设置时钟和总线分频之前设置)。当开启外设时: f_{PCLK}=f_{HCLK}, , f_{ADCCLK} = f_{PCLK}/2 。

表 4-9 运行模式下的典型电流消耗, 数据处理代码从内部闪存中运行

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设	关闭所有外设	
I _{DD}	运行模式下的供应电流	内部高速时钟	48MHz	4.91	3.99	mA
			40MHz	4.02	3.28	
			24MHz	2.98	2.49	
			8MHz	1.94	1.74	

1. 典型值是在 T_A=25°C、V_{DD}=3.3V 时测试得到。

4.3.5.3 低功耗电流消耗

微控制器处于下列条件:

- 所有的I/O引脚都处于输入模式, 并连接到一个静态电平上—V_{DD}或V_{SS}(无负载)。
- 所有的外设都处于关闭状态, 除非特别说明。

表 4-10 停止和掉电模式下的典型消耗

符号	参数	条件	典型值 ⁽¹⁾		单位
			V _{DD} =3.3V	V _{DD} =3.3V	
I _{DD_STOP}	STOP模式下的电流	LSI=32KHz, HCLK关闭, 3KB SRAM保持, 所有GPIO状态保持, 寄存器保持	2	5	uA
I _{DD_PD}	PD模式下的电流	所有功能模块关闭, 支持2路IO唤醒	0.5	2	uA

1. 典型值/最大值是在 T_A=25°C 下测试得到。

4.3.6 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合表 4-4的条件测量得到。

4.3.6.1 高速内部(HSI)RC振荡器

表 4-11 HSI 振荡器特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	$VDD=3.3V, T_A = 25^\circ C$, 校准后	47.52 ⁽³⁾	48	48.48 ⁽³⁾	MHz
$DuCy(HSI)$	占空比	-	45	-	55	%
ACC_{HSI}	HSI振荡器的温漂 ⁽⁴⁾	$VDD=3.3V, T_A = -40\sim 105^\circ C$, 温漂	-2	-	2.7	%
		$VDD=3.3V, T_A = -20\sim 85^\circ C$, 温漂	-1.5	-	2.7	%
		$VDD=3.3V, T_A = 0\sim 70^\circ C$, 温漂	-1	-	2	%
$t_{SU(HSI)}$	HSI振荡器启动时间	-	2	-	7	μs
$I_{DD(HSI)}$	HSI振荡器功耗	-	-	250	400	μA

1. $VDD = 3.3V, T_A = -40\sim 105^\circ C$, 除非特别说明。
2. 由设计保证, 不在生产中测试。
3. 生产校准精度, 未包括焊接影响。焊接带来频率偏差影响范围约 $\pm 1\%$ 。
4. 频率偏差包括焊接带来的影响, 数据来自样品测试, 不在生产中进行测试。

4.3.6.2 低速内部(LSI)RC振荡器

表 4-12 LSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{LSI}^{(2)}$	输出频率	$25^\circ C$ 校准, $VDD = 3.3V$	31	32	33	KHz
		$VDD = 1.8V \sim 3.6V, T_A = -40 \sim 105^\circ C$	26	32	38	KHz
$t_{SU(LSI)}^{(2)}$	LSI振荡器启动时间	-	-	30	80	μs
$I_{DD(LSI)}^{(2)}$	LSI振荡器功耗	-	-	0.3	-	μA

1. $VDD = 3.3V, T_A = -40\sim 105^\circ C$, 除非特别说明。
2. 由设计保证, 不在生产中测试。

4.3.7 从低功耗模式的唤醒时间

表4-20列出的唤醒时间是在一个48MHz系统时钟测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停止模式: 时钟源是RC振荡器
- 睡眠模式: 时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合表 4-4的条件测量得到。

表 4-13 低功耗模式的唤醒时间

符号	参数	典型值	单位
$t_{WUSTOP}^{(1)}$	从停止模式唤醒	22	μs
$t_{WUPD}^{(1)}$	从掉电模式唤醒	560	μs

1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令;

4.3.8 FLASH存储器特性

除非特别说明，所有特性参数是在 $T_A = -40\sim105^\circ\text{C}$ 得到。

表 4-14 闪存存储器特性

符号	参数	条件	最小值 ⁽¹⁾	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t_{PROG}	32位的编程时间	$T_A = -40\sim105^\circ\text{C}$	-	175	-	μs
t_{ERASE}	页(512字节)擦除时间	$T_A = -40\sim105^\circ\text{C}$	-	2.27	-	ms
t_{ME}	整片擦除时间	$T_A = -40\sim105^\circ\text{C}; \text{ BOOT UNLOCK}$	-	70.6	-	ms
		$T_A = -40\sim105^\circ\text{C}; \text{ BOOT LOCK}$	-	132.8	-	ms
I_{DD}	供电电流 ⁽¹⁾	读模式, $f_{HCLK}=48\text{MHz}, V_{DD}=3.3\text{V}$	-	2	2.4	mA
		写模式, $f_{HCLK}=48\text{MHz}, V_{DD}=3.3\text{V}$	-	-	1.2	mA
		擦除模式, $f_{HCLK}=48\text{MHz}, V_{DD}=3.3\text{V}$	-	-	0.6	mA
		掉电/停止模式, $V_{DD}=3.3\sim3.6\text{V}$	-	-	150	μA

- 由设计保证，不在生产中测试。

表 4-15 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	单位
N_{END}	寿命(注：擦写次数)	$T_A = -40\sim105^\circ\text{C};$	100	千次
t_{RET}	数据保存期限	$T_A = 105^\circ\text{C}, 1000\text{次擦写}^{(1)}\text{之后}$	10	年

- 由特征测试得出，不在生产中测试。

4.3.9 绝对最大值(电气敏感性)

基于三个不同的测试(ESD, LU)，使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上

表 4-16 ESD 绝对最大值

符号	参数	条件	类型	最大值 ⁽¹⁾	单位
$V_{ESD(HBM)}$	静电放电电压(人体模型)	$T_A = +25^\circ\text{C},$ 符合MIL-STD-883K Method 3015.9	2	4000	V
$V_{ESD(CDM)}$	静电放电电压(充电设备模型)	$T_A = +25^\circ\text{C},$ 符合ESDA/JEDEC JS-002-2018			

- 由特征测试结果保证，不在生产中测试。

静态栓锁

为了评估栓锁性能，需要在6个样品上进行2个互补的静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合EIA/JESD78E集成电路栓锁标准。

表 4-17 电气敏感性

符号	参数	条件	类型
LU	静态栓锁类	$T_A = +105^\circ\text{C}$, 符合JESD78E标准	II类A

4.3.10 I/O端口特性

通用输入/输出特性

除非特别说明, 下表列出的参数是按照表 4-4的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。

表 4-18 I/O 静态特性

符号	参数	VDD	条件	最小值	最大值	单位
V_{IL}	输入低电平电压	5	-	-	$0.3 \times VDD$	V
		3.3	-	-	0.8	
		1.8	-	-	$0.2 \times VDD$	
V_{IH}	输入高电平电压	5	-	$0.7 \times VDD$	-	V
		3.3	-	2.0	-	
		1.8	-	$0.8 \times VDD$	-	
V_{hys}	施密特触发器电压迟滞 ⁽¹⁾	5/3.3/1.8	-	$0.1 \times VDD$	-	V
$I_{lkg}(2)$	输入漏电流IIH	5/3.3/1.8	-	-	1	μA
	输入漏电流IIL	5/3.3/1.8	-	-1	-	
V_{OH}	输出高电平电压	5	High driving $I_{min}=16\text{mA}$ low driving $I_{min}=8\text{mA}$	VDD-0.8	-	V
		3.3	High driving $I_{min}=8\text{mA}$ low driving $I_{min}=4\text{mA}$	2.4	-	
		1.8	High driving $I_{min}=4\text{mA}$ low driving $I_{min}=2\text{mA}$	VDD-0.45	-	
V_{OL}	输出低电平电压	5	High driving $I_{min}=16\text{mA}$ low driving $I_{min}=8\text{mA}$	-	0.7	V
		3.3	High driving $I_{min}=8\text{mA}$ low driving $I_{min}=4\text{mA}$	-	0.45	
		1.8	High driving $I_{min}=4\text{mA}$ low driving $I_{min}=2\text{mA}$	-	0.4	
R_{PU}	弱上拉等效电阻	5/3.3/1.8	-	20	100	$\text{k}\Omega$
R_{PD}	弱下拉等效电阻	5/3.3/1.8	-	20	100	$\text{k}\Omega$
C_{IO}	I/O引脚的电容	5/3.3/1.8	-	-	10	pF

1. 施密特触发器开关电平的迟滞电压。由特征测试保证, 不在生产中测试。

2. 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。

所有 I/O 端口都是 CMOS 和 TTL 兼容(不需软件配置), 它们的特性考虑了多数严格的 CMOS 工艺或 TTL 参数:

输入输出交流特性

输入输出交流特性的定义和数值在表 4-19 给出。


除非特别说明, 参数是使用环境温度和供电电压符合表 4-4 的条件测量得到。

表 4-19 输入输出交流特性

VDD	条件		Rise/Fall Time (ns)			Propagation Delay (ns)		
	Driving	Slew Rate		Min	Typ	Max	Min	Typ

	Strength	Control	Cloading(pf)						
5V(4.5~5.5)	Low (DR=1)	Slow (SR=1)	25	2.56	3.68	6.01	3.96	5.87	9.57
			50	4.76	6.87	11.3	5.01	7.32	11.8
			100	9.24	12.2	21.9	7.46	10.7	17.1
		Fast (SR=0)	25	2.4	3.47	5.71	3.34	5	8.18
			50	4.66	6.72	11.1	4.56	6.69	10.9
			100	9.19	13.3	21.8	7.02	10.1	16.2
	High (DR=0)	Slow (SR=1)	25	1.59	2.28	3.6	3.56	5.33	8.8
			50	2.54	3.65	5.96	4.16	6.17	10.1
			100	4.7	6.83	11.2	5.22	7.64	12.3
		Fast (SR=0)	25	1.32	1.89	3.05	3	4.57	7.58
			50	2.38	3.44	5.65	3.54	5.3	8.7
			100	4.63	6.66	11	4.57	6.72	10.8
3.3V(2.7~3.6)	Low (DR=1)	Slow (SR=1)	25	3.32	5.02	9.31	4.74	7.32	13.6
			50	6.06	9.23	17.4	6.27	9.57	17.7
			100	11.7	17.9	33.6	9.31	14	25.8
		Fast (SR=0)	25	3.06	4.67	8.79	4.17	6.52	12.2
			50	5.91	9.02	17	5.69	8.75	16.2
			100	11.7	17.8	33.5	8.73	13.2	24.3
	High (DR=0)	Slow (SR=1)	25	2.08	3.16	5.84	3.93	6.12	11.4
			50	3.34	5.05	9.27	4.72	7.3	13.6
			100	5.97	9.16	17.2	6.25	9.54	17.6
		Fast (SR=0)	25	1.75	2.66	4.91	3.41	5.41	10.2
			50	3	4.62	8.67	4.16	6.51	12.2
			100	5.87	8.92	16.8	5.66	8.72	16.2
1.8V(1.62~1.98)	Low (DR=1)	Slow (SR=1)	25	6.08	10.2	18.1	8.41	14.5	26.6
			50	11	18.4	32.9	11	18.9	34.5
			100	21	35	64	16.3	27.6	49.5
		Fast (SR=0)	25	5.58	9.34	16.7	7.38	12.8	23.7
			50	10.6	17.7	32.3	9.98	17.2	31.6
			100	20.8	34.6	63.5	15.2	25.9	43.7
	High (DR=0)	Slow (SR=1)	25	3.77	6.37	11.4	7.05	12.2	22.5
			50	6.11	10.3	18.2	8.42	14.5	26.6
			100	10.9	18.3	32.7	11.4	18.9	34.5
		Fast (SR=0)	25	3.24	5.49	9.8	6.14	10.7	20
			50	5.61	9.4	16.5	7.41	12.9	23.8
			100	10.6	17.6	32	10	17.2	31.6

图 4-5 输入输出交流特性定义



4.3.11 NRST引脚特性


NRST引脚内部集成上拉电阻,除非特别说明,参数是使用环境温度和供电电压符合表 4-4的条件测量得到。

表 4-20 NRST 引脚特性

符号	参数	VDD	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	1.8V~5.5V	-	-	0.3VDD	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	1.8V~5.5V	0.75VDD	-	-	
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	1.8V~5.5V	115	220	315	mV
$V_{OL(NRST)}^{(1)}$	NRST输出低电平电压	1.8V~2.7V, $I_{OH}= 1.5mA$	TBD	TBD	TBD	V
		1.8V~2.7V, $I_{OH}= 1.5mA$	TBD	TBD	TBD	
		1.8V~2.7V, $I_{OH}= 1.5mA$	TBD	TBD	TBD	
$V_{OH(NRST)}^{(1)}$	NRST输出高电平电压	1.8V~2.7V, $I_{OL}= 1.5mA$	TBD	TBD	TBD	V
		1.8V~2.7V, $I_{OL}= 1.5mA$	TBD	TBD	TBD	
		1.8V~2.7V, $I_{OL}= 1.5mA$	TBD	TBD	TBD	
R_{PU}	弱上拉等效电阻 ⁽²⁾	1.8V~5.5V	30	40	50	kΩ
$V_{F(NRST)}^{(1)}$	NRST输入滤波脉冲	1.8V~2V	-	-	100	ns
		3V~3.6V	-	-	100	
		4.5V~5.5V	-	-	50	
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	1.8V~2V	650	-	-	ns
		3V~3.6V	300	-	-	
		4.5V~5.5V	200	-	-	

- 由设计保证, 不在生产中测试。
- 上拉电阻是设计为一个真正的电阻串联一个不可开关的PMOS实现。这个PMOS开关的电阻很小(约占10%)。

图 4-6 建议的 NRST 引脚保护



1. 复位网络是为了防止寄生复位。
2. 用户必须保证NRST引脚的电位能够低于最大 $V_{IL(NRST)}$ 以下，否则MCU不能得到复位。

4.3.12 TIM 定时器特性

列出的参数由设计保证。

表 4-21 TIMx⁽¹⁾特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$	20.8	-	ns
$f_{EXT}^{(2)}$	CH1至CH4的定时器外部时钟频率	-	0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 48MHz$	0	24	MHz
RestIM	定时器分辨率	-	-	16	Bits
$t_{COUNTER}$	当选择了内部时钟时，16位计数器时钟周期	-	1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$	0.0208	1365	μs
t_{MAX_COUNT}	最大可能的计数	-	-	65536×65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$	-	89.478	s

1. x可为1、3、6。
2. TIM1为CH1~CH4, TIM3为CH1~CH4, TIM6不适用

4.3.13 IWDG 特性

表 4-22 IWDG 最大和最小计数复位时间 (LSI = 32KHz)

预分频	IWDG_PREDIV.P D[2:0]	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
		$IWDG_RELV.REL[11:0]=0$	$IWDG_RELV.REL[11:0]=0xFFFF$	
/4	000	0.125	512	ms
/8	001	0.25	1024	
/16	010	0.5	2048	
/32	011	1	4096	
/64	100	2	8192	
/128	101	4	16384	
/256	11x	8	32769	

1. 由设计保证，不在生产中测试。

4.3.14 I2C 接口特性

除非特别说明，参数是使用环境温度， f_{PCLK} 频率和 V_{DD} 供电电压符合表 4-4 的条件测量得到。


N32G003 产品的 I2C 接口符合标准 I2C 通信协议，但有如下限制：SDA 和 SCL 不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和 VDD 之间的 PMOS 管被关闭，但仍然存在。

I2C 接口特性见下表，有关输入输出复用功能引脚(SDA 和 SCL)的特性详情，参见第 4.3.12 节。

表 4-23 I²C 接口特性

符号	参数	标准模式		快速模式		快速+模式		单位
		最小	最大	最小	最大	最小	最大	
f_{SCL}	I2C 接口频率	0	100	0	400	0	1000	KHz
$t_{h(STA)}$	开始条件保持时间 ⁽¹⁾	4.0	-	0.6	-	0.26	-	μs
$t_{w(SCLL)}$	SCL 时钟低时间 ⁽¹⁾	4.7	-	1.3	-	0.5	-	μs
$t_{w(SCLH)}$	SCL 时钟高时间 ⁽¹⁾	4.0	-	0.6	-	0.26	-	μs
$t_{su(STA)}$	重复的开始条件建立时间 ⁽¹⁾	4.7	-	0.6	-	0.26	-	μs
$t_{h(SDA)}$	SDA 数据保持时间 ⁽¹⁾	-	3.4	-	0.9	-	0.4	μs
$t_{su(SDA)}$	SDA 建立时间 ⁽¹⁾	250	-	100	-	50	-	ns
$t_{r(SDA)}$ $t_{r(SCL)}$	SDA 和 SCL 上升时间 ⁽¹⁾	-	1000	20	300	-	120	ns
$t_{f(SDA)}$ $t_{f(SCL)}$	SDA 和 SCL 下降时间 ⁽¹⁾	-	300	20	300	-	120	ns
$t_{su(STO)}$	停止条件建立时间 ⁽¹⁾	4.0	-	0.6	-	0.26	-	μs
$t_{w(STO:STA)}$	停止条件至开始条件的时间(总线空闲) ⁽¹⁾	4.7	-	1.3	-	0.5	-	μs
C_b	每条总线的容性负载 ⁽¹⁾	-	400	-	400	-	100	pf
t_{SP}	标准和快速模式下由模拟滤波器抑制的尖峰脉冲宽度	0	35	0	35	0	35	ns
$t_v(SDA)$	数据有效时间 ⁽¹⁾	3.45	-	0.9	-	0.45	-	μs
$t_v(ACK)$	应答有效时间 ⁽¹⁾	3.45	-	0.9	-	0.45	-	μs

1. 由设计保证，不在生产中测试。
2. 为达到标准模式 I2C 的最大频率， f_{PCLK} 必须大于 2MHz。为达到快速模式 I2C 的最大频率， f_{PCLK} 必须大于 4MHz。

图 4-7 I²C 总线交流波形和测量电路⁽¹⁾


1. 测量点设置于0.3V_{DD}和0.7V_{DD}。
2. 上拉电阻阻值取决于I2C接口速度。
3. 电阻值取决于实际电气特性，可以不连接串行电阻，信号线直连。

4.3.15 SPI 接口特性

除非特别说明，SPI参数是使用环境温度，f_{PCLK}频率和V_{DD}供电电压符合表4-4的条件测量得到。

有关输入输出复用功能引脚(SPI的NSS、SCLK、MOSI、MISO)的特性详情，参见第4.3.12节。

表 4-24 SPI 特性

符号	参数	条件	最小值	最大值	单位
f _{SCLK} 1/t _{c(SCLK)}	SPI时钟频率	主模式	-	12	MHz
		从模式	-	12	
t _{r(SCLK)} t _{f(SCLK)}	SPI时钟上升和下降时间	负载电容：C = 30pF	-	15	ns
DuCy(SCK)	SPI从输入时钟占空比	SPI从模式	30	70	%
t _{su(NSS)⁽¹⁾}	NSS建立时间	从模式	4t _{PCLK}	-	ns
t _{h(NSS)⁽¹⁾}	NSS保持时间	从模式	2t _{PCLK}	-	ns
t _{w(SCLKH)⁽¹⁾} t _{w(SCLKL)⁽¹⁾}	SCLK高和低的时间	主模式	t _{PCLK}	t _{PCLK} + 2	ns
t _{su(MI)⁽¹⁾} t _{su(SI)⁽¹⁾}	数据输入建立时间	主模式	5	-	ns
		从模式	5	-	

1. 由设计保证，不在生产中测试。

$t_{h(MI)}^{(1)}$	数据输入保持时间	主模式	5	-	ns
$t_{h(SI)}^{(1)}$		从模式	4	-	
$t_{a(SO)}^{(1)(2)}$	数据输出访问时间	从模式, $f_{PCLK} = 20MHz$	0	$3t_{PCLK}$	ns
$t_{dis(SO)}^{(1)(3)}$	数据输出禁止时间	从模式	2	10	ns
$t_{v(SO)}^{(1)}$	数据输出有效时间	从模式(使能边沿之后)	-	5	ns
$t_{v(MO)}^{(1)}$		主模式(使能边沿之后)	-	5	
$t_{h(SO)}^{(1)}$	数据输出保持时间	从模式(使能边沿之后)	15	-	ns
$t_{h(MO)}^{(1)}$		主模式(使能边沿之后)	2	-	

2. 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。
3. 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。

图 4-8 SPI 时序图 – 从模式和 CPHA=0






图 4-9 SPI 时序图 – 从模式和 CPHA=1⁽¹⁾



1. 测量点设置于CMOS电平: 0.3V_{DD}和0.7V_{DD}。

图 4-10 SPI 时序图 – 主模式⁽¹⁾



1. 测量点设置于CMOS电平: 0.3V_{DD}和0.7V_{DD}。

4.3.1612位模数转换器(ADC)电气参数

除非特别说明，表 4-25 参数是使用符合表 4-4 的条件的环境温度、 f_{HCLK} 频率和 V_{DD} 供电电压测量得到。

注意： 建议在每次上电时执行一次校准。

表 4-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{DD}^{(1)}$	供电电压	-	2.4	3.3	5.5	V
V_{REF+}	正参考电压	-	2.4	-	V_{DD}	V
f_{ADC}	ADC时钟频率	-	-	-	24	MHz
$f_s^{(1)}$	采样速率	-	0.03	-	1	Msps
V_{AIN}	转换电压范围	-	0	-	V_{REF+}	V
$R_{AIN}^{(1)}$	外部输入阻抗	-	参见公式1			Ω
$R_{ADC}^{(1)}$	ADC输入电阻	$V_{DD} = 3.0V$	-	1500	-	Ω
$C_{ADC}^{(1)}$	内部采样和保持电容	-	-	26	-	pF
SNDR	信噪失真	$V_{DD} = 3.3V$	-	58.5	-	dB
$T_S^{(1)}$	采样周期数	-	12	-	-	1/fADC
$t_{STAB}^{(1)}$	上电时间	-	32	-	-	1/fADC
$t_{CONV}^{(1)}$	转换时间	-	12			1/fADC
I_{ADC}	ADC的电流消耗	-	-	1.67	-	mA

- 由设计保证，不在生产中测试。

公式 1：最大 R_{AIN} 公式

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$


上述公式(公式 1)用于决定最大的外部阻抗，使得误差可以小于 1/4 LSB。其中 N=12(表示 12 位分辨率)。

表 4-26 ADC 精度 – 局限的测试条件⁽¹⁾

符号	参数	测试条件	典型值	最大值 ⁽²⁾	单位
EG	增益误差	$V_{REF+} = 3.3V, T_A = 25^\circ C, \text{sample rate} = 1MSPS, V_{in} = 0.05V_{DD} \sim 0.95V_{DD}$	± 2	± 5	LSB
EO	偏移误差		± 0.5	± 2.0	
ED	微分线性误差		± 0.6	1.5	
EL	积分线性误差		± 1.5	2.5	
ENOB	有效位		9.4	-	Bits

- ADC 精度与反向注入电流的关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，(引脚与地之间) 增加一个肖特基二极管。
- 由特征测试保证，不在生产中测试。

图 4-11 使用 ADC 典型的连接图



1. 有关 R_{AIN} 、 R_{ADC} 和 C_{ADC} 的数值，参见表 4-25。
2. $C_{parasitic}$ 表示 PCB(与焊接和 PCB 布局质量相关)与焊盘上的寄生电容(大约 7pF)。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。

4.3.17 比较器(COMP)电气参数

除非特别说明，参数是使用符合表 4-4 的条件的环境温度、 f_{HCLK} 频率和 V_{DD} 供电电压测量得到。

表 4-27 COMP 特性


符号	参数	条件	最小	典型	最大值	单位
V_{DD}	模拟供电电压	正常模式	2.4	-	5.5	V
		带减法器模式	2.4	-	5.5	
V_{IN}	输入电压范围	V_{IN}	0	-	V_{DD}	mV
		$V_{IN} - 100mV/200mV/300mV$	500	-	$V_{DD}-200$	
$t_{START}^{(1)}$	比较器启动建立时间	正常模式	-	-	5	us
		带减法器模式	-	-	15	
t_d	Propagation delay for 200mV step with 100mV overdrive	下降沿	-	304	-	ns
		上升沿	-	268	-	
V_{OFFSET}	比较器输入失调误差	V_{IN}	-10	-	10	mV
		$V_{IN} - 100mV$	-15	-	15	
		$V_{IN} - 200mV$	-20	-	20	
		$V_{IN} - 300mV$	-30	-	30	
V_{hys}	比较滞后电压	No hysteresis	-	0	-	mV
		Low hysteresis	-	10	-	
		Medium hysteresis	-	20	-	
		High hysteresis	-	30	-	
I_{DD}	比较器电流消耗	正常模式	Static	-	-	50
			With 50kHz ±100 mV overdrive square signal	-	-	50
		带减法器模式	Static	-	-	500
			With 50 kHz ±100 mV overdrive square signal	-	-	500

1. 由设计保证，不在生产中测试。

5 封装尺寸


5.1 QFN20

图 5-1 QFN20 封装尺寸




5.2 TSSOP20

图 5-2 TSOP20 封装尺寸



5.3 丝印说明

图 5-3 丝印说明图



6 版本历史

日期	版本	修改
2022.9.26	V1.0	初始版本

7 声明

国民技术股份有限公司（下称“国民技术”）对此文档拥有专属产权。依据中华人民共和国的法律、条约以及世界其他法域相适用的管辖，此文档及其中描述的国民技术产品（下称“产品”）为公司所有。

国民技术在此并未授予专利权、著作权、商标权或其他任何知识产权许可。所提到或引用的第三方名称或品牌（如有）仅用作区别之目的。

国民技术保留随时变更、订正、增强、修改和改良此文档的权利，恕不另行通知。请使用人在下单购买前联系国民技术获取此文档的最新版本。

国民技术竭力提供准确可信的资讯，但即便如此，并不推定国民技术对此文档准确性和可靠性承担责任。

使用此文档信息以及生成产品时，使用者应当进行合理的设计、编程并测试其功能性和安全性，国民技术不对任何因使用此文档或本产品而产生的任何直接、间接、意外、特殊、惩罚性或衍生性损害结果承担责任。

国民技术对于产品在系统或设备中的应用效果没有任何故意或保证，如有任何应用在其发生操作不当或故障情况下，有可能致使人员伤亡、人身伤害或严重财产损失，则此类应用被视为“不安全使用”。

不安全使用包括但不限于：外科手术设备、原子能控制仪器、飞机或宇宙飞船仪器、所有类型的安全装置以及其他旨在支持或维持生命的应用。

所有不安全使用的风险应由使用人承担，同时使用人应使国民技术免于因为这类不安全使用而导致被诉、支付费用、发生损害或承担责任时的赔偿。

对于此文档和产品的任何明示、默示之保证，包括但不限于适销性、特定用途适用性和不侵权的保证责任，国民技术可在法律允许范围内进行免责。

未经明确许可，任何人不得以任何理由对此文档的全部或部分进行使用、复制、修改、抄录和传播。